Table of Contents
Advertisement
SDRAM1-IF
PLL2
B5
B6
PLL4
LED
SDRAM2-IF
B4
B7
A/D
Analog
1
PLL
VR
LCD-CONT
O_D_B
IIC
O_D_T
B3
B8
OSD
DIP-SW(S1)
1
PLL3
B2
B1
PLL1
A
CPU-IF
O_D_R
O_D_G
IC500
EP2C50F484C8N
CL500 0.8
BANK1
R549 2.2k
M1
R550 2.2k
M2
001
SYNC
GND
H1
M5
I_SYNC
I_SYNC
H2
M6
I_D_SYNC
I_D_SYNC
N1
O_D_G[0]
001
WB
N2
2
O_D_G[1]
SW_ZEB_ON
N3
I_SW_ZEB_ON
WB_SUB_1
N4
I_SW2_WB_SUB[1]
G[8]
P1
O_D_G[8]
P2
G[9]
O_D_G[9]
P3
SW_BW
I_SW_BW
P5
SW_MAG
I_SW_MAG
R1
G[6]
O_D_G[6]
N5
F_INV
I_SW2_F_INV
P4
SW_ZEB_MOM
I_SW_ZEB_MOM
SW_DISP
R4
I_SW_DISP
EP2C20F484 NC
N6
SW_TALLY_OUT
O_SW_TALLY
P6
TEST
I_SW2_TEST
W5
O_P_RST_X
SW_ASP
3
001
SW
+3.1V-3
RB540
47k
RB541
RESET
47
2
1
001
O_P_SRST_X
4
3
001
O_P_RST_X
6
5
8
7
001
O_P_RST_PLL1_X
001
O_P_RST_PLL2_X
PLL CONTROL
CL502 0.8
R551 2.2k
R552 2.2k
GND
4
O_CPU_ADRS[9]
O_CPU_ADRS[10]
O_CPU_ADRS[12]
O_CPU_ADRS[6]
O_CPU_ADRS[1]
IO_CPU_DATA[3]
IO_CPU_DATA[4]
R540
CPU_CLK
47
O_CPU_CLK
O_CPU_ADRS[8]
RB539
CPU_DATA[1]
1
2
47
IO_CPU_DATA[1]
O_CPU_ADRS[5]
CPU_DATA[8]
3
4
IO_CPU_DATA[8]
O_CPU_ADRS[17]
CPU_DATA[4]
5
6
IO_CPU_DATA[4]
IO_CPU_DATA[1]
CPU_DATA[3]
7
8
IO_CPU_DATA[3]
O_CPU_ADRS[14]
RB530
47
CPU_DATA[13]
1
2
IO_CPU_DATA[13]
O_CPU_ADRS[2]
CPU_DATA[2]
3
4
IO_CPU_DATA[2]
O_CPU_ADRS[3]
5
6
CPU_DATA[11]
IO_CPU_DATA[11]
IO_CPU_DATA[0]
7
8
CPU_DATA[0]
IO_CPU_DATA[0]
IO_CPU_DATA[13]
RB536
47
CPU_DATA[6]
1
2
IO_CPU_DATA[6]
IO_CPU_DATA[2]
CPU_DATA[10]
3
4
IO_CPU_DATA[10]
O_CPU_ADRS[16]
CPU_DATA[15]
5
6
IO_CPU_DATA[15]
O_CPU_ADRS[13]
CPU_DATA[7]
7
8
IO_CPU_DATA[7]
IO_CPU_DATA[10]
RB537
47
CPU_DATA[9]
1
2
IO_CPU_DATA[9]
IO_CPU_DATA[15]
CPU_DATA[5]
3
4
IO_CPU_DATA[5]
IO_CPU_DATA[7]
CPU_DATA[14]
5
6
IO_CPU_DATA[14]
O_CPU_ADRS[7]
CPU_DATA[12]
7
8
IO_CPU_DATA[12]
O_CPU_ADRS[11]
R542
47
5
CPU_RW
O_CPU_RW
IO_CPU_DATA[12]
R537
47
CPU_CS_X
O_CPU_CS_x
O_P_RST_PLL1_X
O_P_RST_PLL2_X
A
B
001
47
R546
O_CLK_SYS
001
CLOCK
(1/11)
RB531
47
G[3]
1
2
O_D_G[3]
Y4
R[3]
G[5]
3
4
O_D_G[5]
O_D_R[3]
Y3
G[2]
5
6
O_D_G[2]
O_D_R[1]
Y2
R[4]
G[4]
7
8
O_D_G[4]
O_D_R[4]
Y1
O_D_R[0]
RB524
47
W4
R[8]
G[6]
1
2
O_D_G[6]
O_D_R[8]
W3
R[6]
G[7]
3
4
O_D_G[7]
O_D_R[6]
W2
5
6
R[7]
G[8]
O_D_G[8]
O_D_R[7]
W1
7
8
R[9]
G[9]
O_D_G[9]
O_D_R[9]
V4
O_CLK_SYS
V2
R[2]
O_D_R[2]
V1
R[5]
O_D_R[5]
U4
O_D_G
001
O_CLK_DDR
U3
O_P_SRST_X
U2
G[5]
O_D_G[5]
U1
G[3]
O_D_G[3]
T6
CL501 0.8
RB532
T5
47
R508
68
O_CLK_IF
R[4]
1
2
O_D_R[4]
T3
O_CPU_CLK
R[3]
3
4
O_D_R[3]
T2
O_D_G[4]
G[4]
R[8]
5
6
O_D_R[8]
T1
G[2]
O_D_G[2]
R[6]
7
8
O_D_R[6]
R6
WB_SUB_0
I_SW2_WB_SUB[0]
RB526
R5
47
I_SW_ASP
1
2
R[9]
O_D_R[9]
R2
G[7]
O_D_G[7]
R[7]
3
4
O_D_R[7]
R[5]
5
6
O_D_R[5]
R[2]
7
8
O_D_R[2]
O_D_R
001
IC500
(2/11)
EP2C50F484C8N
BANK2
L1
L2
C1
O_CPU_ADRS[9]
C2
O_CPU_ADRS[10]
D1
O_CPU_ADRS[12]
R541
47
O_CPU_BE_L_x
D2
O_CPU_ADRS[6]
R538
47
O_CPU_BE_U_x
D3
O_CPU_ADRS[1]
R539
47
O_CPU_OE_x
D4
IO_CPU_DATA[3]
O_CPU_ADRS[7]
R543
47
D5
IO_CPU_DATA[4]
RB534
O_CPU_ADRS[11]
1
2
47
CPU_ADRS[11]
E1
O_CPU_ADRS[8]
O_CPU_ADRS[16]
3
4
CPU_ADRS[16]
E2
O_CPU_ADRS[5]
O_CPU_ADRS[13]
5
6
CPU_ADRS[13]
E3
O_CPU_ADRS[17]
O_CPU_ADRS[4]
7
8
E4
IO_CPU_DATA[1]
RB533
O_CPU_ADRS[15]
1
2
47
CPU_ADRS[15]
F1
O_CPU_ADRS[14]
O_CPU_ADRS[4] G1
O_CPU_ADRS[4]
O_CPU_ADRS[14]
3
4
CPU_ADRS[14]
F2
O_CPU_ADRS[2]
O_CPU_ADRS[15] G2
O_CPU_ADRS[15]
O_CPU_ADRS[3]
5
6
F3
O_CPU_ADRS[3]
IO_CPU_DATA[14] J3
7
8
IO_CPU_DATA[14]
O_CPU_ADRS[2]
F4
IO_CPU_DATA[0]
RB535
IO_CPU_DATA[5] J5
1
2
47
IO_CPU_DATA[5]
O_CPU_ADRS[8]
G3
IO_CPU_DATA[13]
IO_CPU_DATA[9] J6
IO_CPU_DATA[9]
O_CPU_ADRS[17]
3
4
CPU_ADRS[17]
G5
IO_CPU_DATA[2]
O_CPU_ADRS[1]
5
6
H1
O_CPU_ADRS[16]
IO_CPU_DATA[8] D6
IO_CPU_DATA[8]
O_CPU_ADRS[5]
7
8
H2
O_CPU_ADRS[13]
IO_CPU_DATA[11] G6
RB529
47
IO_CPU_DATA[11]
O_CPU_ADRS[12]
1
2
CPU_ADRS[12]
H3
IO_CPU_DATA[10]
IO_CPU_DATA[6] H6
IO_CPU_DATA[6]
O_CPU_ADRS[6]
3
4
H4
IO_CPU_DATA[15]
O_CPU_ADRS[9]
5
6
H5
IO_CPU_DATA[7]
O_CPU_ADRS[10]
7
8
CPU_ADRS[10]
J1
O_CPU_ADRS[7]
J2
O_CPU_ADRS[11]
J4
IO_CPU_DATA[12]
001
CPU-IF
C
PR-312 (2/2)
PR-312 (2/2)
SUFFIX: -12
SUFFIX: -12
IIC
001
S1
IC500
(3/11)
EP2C50F484C8N
BANK3
R553 2.2k
D12
R554 2.2k
E12
A3
SW_6_7_WB2X
I_SW[6]
GND
B3
SW_7_8_S-LOG
I_SW[7]
A4
SW_4_5_N-PEAK
I_SW[4]
B4
SW_5_6_WB1X
I_SW[5]
E11
A5
I_Gtally
SW_2_3_PEAK
I_Gtally
I_SW[2]
B5
SW_3_4_MAG
I_SW[3]
C7
A6
SW_0_1_TALY
I_SW[0]
O_P_DDRIC_RST
D11
B6
I_Rtally
SW_1_2_B_SC
I_SW[1]
I_Rtally
F8
A7
O_CPU_CS_x
O_CPU_CS_x
F9
B7
O_SDA
O_SDA
O_P_DDRIC_EN
F10
I_SCK
I_SCK
F11
A8
R524
I_SDA
68
I_VR_RD
I_SDA
I_VR_RD
ST
B8
O_CPU_RW
O_CPU_RW
A9
I_INV
I_INV
B9
dA1
I_VR_ADRS[1]
C9
d7
I_VR_D[7]
A10
I_PRESET
I_PRESET
B10
dA2
I_VR_ADRS[2]
C10
d6
I_VR_D[6]
A11
dA0
I_VR_ADRS[0]
B11
VR_EOC
I_VR_EOC
D7
d5
I_VR_D[5]
D8
d3
I_VR_D[3]
D9
d0
I_VR_D[0]
E7
d4
I_VR_D[4]
E8
d1
I_VR_D[1]
E9
d2
I_VR_D[2]
O_CPU_CLK
RAM2_BUS
001
1
2
RAM2_DQ[4]
IO_RAM2_DQ[4]
R555 2.2k
RAM2_DQ[0]
3
4
IO_RAM2_DQ[0]
A12
RB518
100
R556 2.2k
B12
RAM2_DQ[2]
5
6
IO_RAM2_DQ[2]
RAM2_DQ[1]
7
8
IO_RAM2_DQ[1]
GND
A13
RAM2_DQ[7]
1
2
IO_RAM2_DQ[7]
IO_RAM2_DQ[2]
IO_RAM2_DQ[2]
B13
RAM2_DQ[5]
3
4
IO_RAM2_DQ[5]
IO_RAM2_DQ[1]
IO_RAM2_DQ[1]
RB506
100
A14
RAM2_DQ[6]
5
6
IO_RAM2_DQ[6]
IO_RAM2_DQ[4]
IO_RAM2_DQ[4]
B14
RAM2_DQ[3]
7
8
IO_RAM2_DQ[3]
IO_RAM2_DQ[0]
IO_RAM2_DQ[0]
1
2
C14
CPU_BE_L_X
RAM2_DQ[12]
IO_RAM2_DQ[12]
SDRAMCS1
O_RAM_CS_x
3
4
A15
CPU_BE_U_X
RAM2_DQ[10]
IO_RAM2_DQ[10]
IO_RAM2_DQ[6]
IO_RAM2_DQ[6]
RB510
100
5
6
B15
CPU_OE_X
RAM2_DQ[9]
IO_RAM2_DQ[9]
IO_RAM2_DQ[3]
IO_RAM2_DQ[3]
CPU_ADRS[7]
RAM2_DQ[8]
7
8
IO_RAM2_DQ[8]
IO_RAM2_DQ[7]
A16
IO_RAM2_DQ[7]
B16
RAM2_DQ[15]
1
2
IO_RAM2_DQ[15]
IO_RAM2_DQ[5]
IO_RAM2_DQ[5]
C16
RAM2_DQ[13]
3
4
IO_RAM2_DQ[13]
SDRAMCKE1
O_RAM_CKE
RB505
100
RAM2_DQ[14]
5
6
IO_RAM2_DQ[14]
A17
CPU_ADRS[4]
RAM2_DQ[11]
7
8
IO_RAM2_DQ[11]
IO_RAM2_DQ[18]
IO_RAM2_DQ[18]
B17
RAM2_DQ[20]
1
2
IO_RAM2_DQ[20]
IO_RAM2_DQ[16]
IO_RAM2_DQ[16]
C17
RAM2_DQ[17]
3
4
IO_RAM2_DQ[17]
RAMAD1_2
O_RAM_AD[2]
RB520
100
A18
CPU_ADRS[3]
RAM2_DQ[18]
5
6
IO_RAM2_DQ[18]
IO_RAM2_DQ[20]
IO_RAM2_DQ[20]
7
8
B18
CPU_ADRS[2]
RAM2_DQ[16]
IO_RAM2_DQ[16]
IO_RAM2_DQ[17]
IO_RAM2_DQ[17]
1
2
C18
CPU_ADRS[8]
RAM2_DQ[23]
IO_RAM2_DQ[23]
RAMAD1_10
O_RAM_AD[10]
RAM2_DQ[21]
3
4
IO_RAM2_DQ[21]
IO_RAM2_DQ[22]
A19
IO_RAM2_DQ[22]
RB513
100
B19
CPU_ADRS[1]
RAM2_DQ[22]
5
6
IO_RAM2_DQ[22]
IO_RAM2_DQ[19]
IO_RAM2_DQ[19]
A20
CPU_ADRS[5]
RAM2_DQ[19]
7
8
IO_RAM2_DQ[19]
IO_RAM2_DQ[23]
IO_RAM2_DQ[23]
B20
RAM2_DQ[27]
1
2
IO_RAM2_DQ[27]
IO_RAM2_DQ[21]
IO_RAM2_DQ[21]
CPU_ADRS[6]
RAM2_DQ[28]
3
4
IO_RAM2_DQ[28]
RB512
100
D14
CPU_ADRS[9]
RAM2_DQ[24]
5
6
IO_RAM2_DQ[24]
RAMAD1_11
O_RAM_AD[11]
E14
RAM2_DQ[26]
7
8
IO_RAM2_DQ[26]
SDRAMRAS1
O_RAM_RAS_x
D15
RAM2_DQ[30]
1
2
RAMAD1_1
OPEN
O_RAM_AD[1]
3
4
D16
RAM2_DQ[31]
RAMAD1_6
OPEN
O_RAM_AD[6]
RB517
100
5
6
E15
RAM2_DQ[29]
IO_RAM2_DQ[29]
RAMAD1_0
O_RAM_AD[0]
RAM2_DQ[25]
7
8
IO_RAM2_DQ[25]
SDRAMBANK1_1
F15
O_RAM_BA[1]
4-6
4-6
D
E
IC500
(5/11)
EP2C50F484C8N
BANK5
R557 2.2k
L21
R558 2.2k
L22
O_RAM_CLK
GND
C22
IO_RAM2_DQ[24]
IO_RAM2_DQ[24]
C21
IO_RAM2_DQ[26]
IO_RAM2_DQ[26]
D22
IO_RAM2_DQ[27]
IO_RAM2_DQ[27]
IO_RAM2_DQ[25]
D21
IO_RAM2_DQ[25]
IO_RAM2_DQ[29]
E22
IO_RAM2_DQ[29]
O_RAM_AD[7]
E21
IO_RAM2_DQ[8]
IO_RAM2_DQ[8]
O_RAM_AD[8]
F22
IO_RAM2_DQ[9]
IO_RAM2_DQ[9]
G22
IO_RAM2_DQ[12]
IO_RAM2_DQ[12]
IO_RAM1_DQ[1]
G21
IO_RAM2_DQ[11]
IO_RAM2_DQ[11]
IO_RAM1_DQ[7]
F21
IO_RAM2_DQ[10]
IO_RAM2_DQ[10]
IO_RAM1_DQ[16]
F20
RAMAD1_4
O_RAM_AD[4]
IO_RAM1_DQ[18]
E20
RAMAD1_5
O_RAM_AD[5]
D20
IO_RAM2_DQ[28]
IO_RAM2_DQ[28]
IO_RAM1_DQ[4]
RAMAD1_3
D19
O_RAM_AD[3]
SDRAMCAS1
C20
O_RAM_CAS_x
C19
ADRAMBANK1_0
O_RAM_BA[0]
IO_RAM1_DQ[19]
IO_RAM1_DQ[0]
H21
IO_RAM2_DQ[13]
IO_RAM2_DQ[13]
IO_RAM2_DQ[15]
H22
IO_RAM2_DQ[14]
IO_RAM2_DQ[14]
S2_4
K17
K18
IO_RAM1_DQ[17]
IO_RAM1_DQ[17]
IO_RAM1_DQ[2]
0.8
CL503
L17
RAM1_AD
001
VR_CONT
001
RB500
100
1
2
RAMAD1_0
RAM1_A[0]
VR_AD
001
3
4
RAMAD1_1
RAM1_A[1]
SDRAMBANK1_1
5
6
RAM1_BA[1]
RAMAD1_11
7
8
RAM1_A[11]
RAMAD1_7
1
2
RAM1_A[7]
RAMAD1_8
3
4
RAM1_A[8]
RB501
100
RAMAD1_4
5
6
RAM1_A[4]
RAMAD1_5
7
8
RAM1_A[5]
SDRAMCS1
1
2
RAM1_CS
3
4
SDRAMRAS1
RAM1_RAS
5
6
SDRAMWE1
RAM1_WE
7
8
RAMAD1_9
RAM1_A[9]
RB502
100
RB503
100
SDRAMCAS1
1
2
RAM1_CAS
ADRAMBANK1_0
3
4
RAM1_BA[0]
RAMAD1_10
5
6
RAM1_A[10]
RAMAD1_2
7
8
RAM1_A[2]
IC500
(4/11)
1
2
SDRAMCLK1
RAM1_CLK
EP2C50F484C8N
3
4
RAMAD1_3
RAM1_A[3]
BANK4
5
6
RAMAD1_6
RAM1_A[6]
SDRAMCKE1
7
8
RAM1_CKE
RB504
47
001
RAM2_AD
RB515
100
SDRAMCS1
1
2
RAM2_CS
SDRAMRAS1
3
4
RAM2_RAS
SDRAMWE1
5
6
RAM2_WE
RAMAD1_9
7
8
RAM2_A[9]
SDRAMCAS1
1
2
RAM2_CAS
ADRAMBANK1_0
3
4
RAM2_BA[0]
RB522
C13
5
6
RAMAD1_9
100
RAMAD1_10
RAM2_A[10]
O_RAM_AD[9]
F12
7
8
RAMAD1_2
RAM2_A[2]
F13
RAMAD1_7
1
2
RAM2_A[7]
F14
SDRAMWE1
RAMAD1_8
3
4
RAM2_A[8]
O_RAM_WE_x
RAMAD1_4
5
6
RAM2_A[4]
RAMAD1_5
7
8
RAM2_A[5]
RB523
100
RB525
100
1
2
RAMAD1_0
RAM2_A[0]
3
4
RAMAD1_1
RAM2_A[1]
SDRAMBANK1_1
5
6
RAM2_BA[1]
RAMAD1_11
7
8
RAM2_A[11]
SDRAMCLK1
1
2
RAM2_CLK
RAMAD1_3
3
4
RAM2_A[3]
RAMAD1_6
5
6
RAM2_A[6]
SDRAMCKE1
7
8
RAM2_CKE
RB528
47
F
001
RAM1_BUS
IO_RAM1_DQ[1]
1
2
RAM1_DQ[1]
IO_RAM1_DQ[2]
3
4
RAM1_DQ[2]
RB514
100
IO_RAM1_DQ[0]
5
6
RAM1_DQ[0]
7
8
IO_RAM1_DQ[4]
RAM1_DQ[4]
1
2
IO_RAM1_DQ[3]
RAM1_DQ[3]
E19
SDRAMCLK1
3
4
IO_RAM1_DQ[6]
RAM1_DQ[6]
E18
S_ASSIGN
RB521
100
IO_RAM1_DQ[5]
5
6
RAM1_DQ[5]
IO_RAM1_DQ[7]
7
8
RAM1_DQ[7]
IO_RAM1_DQ[8]
1
2
RAM1_DQ[8]
G20
IO_RAM1_DQ[9]
3
4
RAM1_DQ[9]
G18
S2_7
RB507
100
IO_RAM1_DQ[10]
5
6
RAM1_DQ[10]
G17
CL504 0.8
IO_RAM1_DQ[12]
7
8
RAM1_DQ[12]
H19
RAMAD1_7
IO_RAM1_DQ[11]
1
2
RAM1_DQ[11]
H18
RAMAD1_8
3
4
IO_RAM1_DQ[14]
RAM1_DQ[14]
H17
S2_6
RB509
100
5
6
IO_RAM1_DQ[13]
RAM1_DQ[13]
J21
IO_RAM1_DQ[1]
7
8
IO_RAM1_DQ[15]
RAM1_DQ[15]
J20
IO_RAM1_DQ[7]
IO_RAM1_DQ[16]
1
2
RAM1_DQ[16]
J19
IO_RAM1_DQ[16]
IO_RAM1_DQ[18]
3
4
RAM1_DQ[18]
J18
IO_RAM1_DQ[18]
RB519
100
IO_RAM1_DQ[17]
5
6
RAM1_DQ[17]
J17
S2_5
IO_RAM1_DQ[20]
7
8
RAM1_DQ[20]
K20
IO_RAM1_DQ[4]
IO_RAM1_DQ[19]
1
2
RAM1_DQ[19]
IO_RAM1_DQ[22]
3
4
RAM1_DQ[22]
S2_3
L19
RB516
100
IO_RAM1_DQ[21]
5
6
RAM1_DQ[21]
L18
IO_RAM1_DQ[19]
IO_RAM1_DQ[23]
7
8
RAM1_DQ[23]
K21
IO_RAM1_DQ[0]
1
2
IO_RAM1_DQ[26]
RAM1_DQ[26]
J22
IO_RAM2_DQ[15]
3
4
IO_RAM1_DQ[24]
RAM1_DQ[24]
RB508
100
IO_RAM1_DQ[28]
5
6
RAM1_DQ[28]
IO_RAM1_DQ[27]
7
8
RAM1_DQ[27]
K22
IO_RAM1_DQ[2]
IO_RAM1_DQ[25]
1
2
RAM1_DQ[25]
IO_RAM1_DQ[29]
3
4
RAM1_DQ[29]
RB511
100
OPEN
5
6
RAM1_DQ[31]
OPEN
7
8
RAM1_DQ[30]
HDVF-C30WR
G
H
Advertisement
Table of Contents
